Solution de CAO électronique adaptée aux technologies avancées

1st February 2018
Posted By : Alice Matthews
Solution de CAO électronique adaptée aux technologies avancées

 

La société taïwanaise Advanced Semiconductor Engineering et Cadence Design Systems ont collaboré à la réalisation d’une solution de CAO électronique (EDA) pour le System-in-Package (SIP) capable de relever les défis de conception et de vérification des boîtiers multi-puces de type FOCos (Fan-Out Chip-on-substrate).

Cette solution se compose du kit de conception SiP-id (System-in-Package intelligent design), d’un flot de référence enrichi qui inclut des outils de conception de boîtiers et de vérification de circuits intégrés de Cadence, ainsi que d’une nouvelle méthodologie permettant de répondre aux exigences de conception aux niveaux wafer, boîtier et système au sein d’un flot automatisé et unifié.

En déployant la méthodologie SiP-id d’ASE, les concepteurs peuvent réduire les itérations de conception et améliorer la productivité de façon significative par rapport aux actuels outils de CAO électronique avancés dédiés à l'emballage, réduisant ainsi les délais de conception et de vérification des boîtiers SiP ultra-complexes.


Connectez-vous afin de laisser un commentaire

Laissez un commentaire

Aucun commentaire




Sign up to view our publications

Sign up

Sign up to view our downloads

Sign up

SPS IPC Drives 2018
27th November 2018
Germany Nuremberg
International Security Expo 2018
28th November 2018
United Kingdom London Olympia
The Security Event 2019
9th April 2019
United Kingdom NEC, Birmingham
Ceramics Expo 2019
29th April 2019
United States of America International Exposition Center (I-X Center)