Conformal Litmus, une nouvelle solution pour accélérer la validation des contraintes

6th August 2019
Posted By : Victoria Chercasova
Conformal Litmus, une nouvelle solution pour accélérer la validation des contraintes

Cadence Design Systems, Inc. a dévoilé ce jour sous la référence Cadence Conformal Litmusune solution de validation des contraintes et des traversées de domaines d’horloge CDC (Clock Domain Crossing). Cet outil de nouvelle génération permet de raccourcir les cycles de conception et d’améliorer la qualité du silicium des systèmes sur puce (SoC) les plus complexes. 

Avec la solution Conformal Litmus, les concepteurs bénéficient d’une précision en validation temporelle de 100 % et d’un délai d’exécution jusqu’à 10 fois plus court qu’avec la solution de précédente génération. 

La nouvelle solution Conformal Litmus de Cadence apporte les avantages suivants :

  • Première intégration d’un outil de validation temporelle statique du marché : avec cette intégration, la solution Conformal Litmus peut modéliser avec précision le circuit et ses contraintes en utilisant la même interprétation que la solution Tempus Timing Signoff, offrant aux clients une précision de validation de 100 % au niveau RTL (Register-Level Transfer).
  • Validation structurelle des traversées CDC : cette fonctionnalité permet de vérifier l’exactitude structurelle des traversées de domaines d’horloge (CDC — Clock Domain Crossover) du circuit, depuis la description RTL initiale jusqu’à l’implémentation. Les fonctions intelligentes d’analyse et de rapport accélèrent la validation, ce qui permet aux concepteurs de raccourcir leur temps de développement de plusieurs semaines, voire plusieurs mois.
  • Validation des contraintes : cette fonction vérifie l’exactitude et l’exhaustivité des contraintes au niveau bloc et permet aux utilisateurs de procéder à des contrôles de cohérence entre le niveau bloc et le niveau « top »; ce à l’échelle du système sur puce (SoC). La fonction d’analyse intelligente dont dispose la solution Conformal Litmus génère des rapports précis et concis, raccourcissant le délai de débogage et aidant les concepteurs à obtenir rapidement des contraintes de qualité « signoff ».
  • Exécution parallèle: la vérification peut être effectuée en parallèle sur plusieurs cœurs, procurant un gain jusqu’à un facteur 10x sur le temps d’exécution au niveau système sur puce.

 


Connectez-vous afin de laisser un commentaire

Laissez un commentaire

Aucun commentaire




Sign up to view our publications

Sign up

Sign up to view our downloads

Sign up

Vietnam International Defense & Security Exhibition 2020
4th March 2020
Vietnam National Convention Center, Hanoi