Bloc IP de vérification de l’industrie pour PCI Express 5.0

Posted By : Alice Matthews
Bloc IP de vérification de l’industrie pour PCI Express 5.0

Destiné à la nouvelle architecture PCI Express (PCIe) 5.0, Cadence Design Systems a annoncé la disponibilité du premier bloc IP de vérification (VIP) du marché. Le bloc VIP de Cadence intègre la technologie TripleCheck permettant aux concepteurs de vérifier rapidement et dans son intégralité le fonctionnement de leurs systèmes sur puce (SoC) pour serveurs et périphériques de stockage basés sur la spécification PCIe 5.0.

Les concepteurs disposent ainsi d’une solution donnant une confiance supplémentaire dans la conformité du fonctionnement de leurs projets par rapport à leur intention initiale.

« Notre équipe a utilisé avec succès le bloc de propriété intellectuelle Cadence VIP pour les versions précédentes de la spécification PCIe, ce qui nous a permis de livrer des solutions d’interconnexion de haute performance pour des infrastructures de calcul et de stockage, » a déclaré Shlomit Weiss, senior vice-president en charge de l’ingénierie microélectronique chez Mellanox Technologies.

« La solution Cadence pour PCIe 5.0 jouera un rôle important dans le développement de nos produits de nouvelle génération, car elle nous permettra de répondre aux exigences de haut débit croissantes qui caractérisent les applications hautes performances telles que l’apprentissage automatique, le cloud computing, le stockage, etc, » a-t-elle continué.

Downloads


Connectez-vous afin de laisser un commentaire

Laissez un commentaire

Aucun commentaire




Sign up to view our publications

Sign up

Sign up to view our downloads

Sign up

RF & Microwave 2018
21st March 2018
France Paris expo Porte de Versailles