Conception électroniques (CAO)

Displaying 1 - 10 of 206

Support à long terme pour les développeurs de Linux embarqué

Support à long terme pour les développeurs de Linux embarqué
Fournisseur de solutions de semi-conducteurs avancés, Renesas Electronics, a annoncé la plateforme Linux Renesas RZ/G, avec un noyau Linux de niveau industriel appelé Civil Infrastructure Platform (CIP) Super Long-Term Support (SLTS), qui permet d'assurer la maintenance de systèmes embarqués basés sur Linux pendant plus de dix ans. La nouvelle plateforme Linux RZ/G de Renesas fournit un package Linux certifié avec des options de maintenance et de développement sur le cloud.
17th October 2017

Duo collabore à la réalisation d’un flot de référence

Duo collabore à la réalisation d’un flot de référence
  Cadence Design Systems a annoncé que son flot de conception numérique et de validation (sign-off), qui couvre l’ensemble des opérations de la synthèse aux l’analyse de timing et de puissance, prend à présent en charge l’interpolation de la polarisation du substrat (body-bias interpolation) pour la filière 22FDX de GLOBALFOUNDRIES.
16th October 2017

Solution visuelle simplifie les processus d'inspection

Solution visuelle simplifie les processus d'inspection
Fournisseur de solutions de mesures et d’imagerie 3D pour la métrologie industrielle, la conception produit, la construction BIM/CIM, la sécurité publique et la police scientifique et les applications de vision industrielle 3D, FARO a annoncé le lancement de la gamme de produits FARO Visual Inspect. Cette plateforme novatrice permet de transférer une importante quantité de données CAO complexes (Conception Assistée par Ordinateur) en 3D vers un iPad pour les utiliser à des fins de visualisation mobile et de les comparer avec le monde réel. 
12th October 2017


Flot de conception obtient la certification « Fit for Purpose »

Flot de conception obtient la certification « Fit for Purpose »
Cadence Design Systems a obtenu la première certification complète « Fit for Purpose - Tool Confidence Level 1 » (TCL1) décernée par l’organisme de normalisation TÜV SÜD, permettant aux fabricants de semiconducteurs automobiles, aux équipementiers (OEM) et aux fournisseurs de composants de répondre aux exigences de sécurité automobile extrêmement strictes définies par la norme ISO 26262.
12th October 2017

Solutions de validation conviennent aux géométries de Samsung

Solutions de validation conviennent aux géométries de Samsung
Cadence Design Systems a annoncé la qualification de son ensemble d’outils Design for Manufacturing (DFM) pour les technologies de fabrication en géométries de 28, 14 et 10 nm de Samsung. Les solutions Cadence DFM ont été mises à niveau pour répondre aux exigences technologiques des filières en 28, 14 et 10 nm de Samsung, ciblant les clients de créer des conceptions dans les nœuds technologiques avancés, destinées les secteurs de l’électronique automobile, des communications mobiles, de l’IoT, du calcul haute performance (HPC) et de l’électronique grand public.
27th September 2017

Flot de conception pour les conditionnements 3D InFO

Flot de conception pour les conditionnements 3D InFO
  Cadence Design Systems a annoncé de nouvelles capacités venant compléter son flot intégré holistique de conception pour la technologie de conditionnement avancée InFO WLP (Integrated Fan-Out Wafer Level Packaging) développée par TSMC.
25th September 2017

Technologie PCB accélère le lancement de nouveaux produits

Technologie PCB accélère le lancement de nouveaux produits
  Cadence Design Systems a annoncé Cadence Allegro PCB DesignTrue DFM, ce qu'il prétend être la première solution du marché qui intègre les tâches de vérification DFM (Design for Manufacturing) en temps réel durant la conception avec les opérations de contrôle des règles de dessin DRC (Design Rule Checking) électriques, physiques et d’isolement.
19th September 2017

Outils de conception obtiennent la certification « Production »

Outils de conception obtiennent la certification « Production »
Cadence Design Systems a annoncé que ses outils de conception numérique, de validation et de conception custom/analogique, et ses flots, ont obtenu la certification v1.0 pour la technologie FinFET compacte en géométrie de 12 nm (12FFC) de TSMC. Ils peuvent ainsi être utilisés en production par les clients qui souhaitent déployer cette technologie 12FFC.
18th September 2017

Duo travaille à l’innovation FinFET Plus de 7 nm

Duo travaille à l’innovation FinFET Plus de 7 nm
  Cadence Design Systems a annoncé qu’il travaille avec le fondeur TSMC sur la technologie FinFET Plus 7 nm pour les plateformes mobiles et de calcul haute performance (High-Performance Computing - HPC).
15th September 2017

Blocs IP pour la plateforme de conception d’applications automobiles

Blocs IP pour la plateforme de conception d’applications automobiles
Innovateur en conception électronique, Cadence Design Systems, a annoncé la livraison d’un portefeuille complet de blocs de propriété intellectuelle (IP) pour les applications destinés à l’automobiles pour la technologie FinFET Compact en 16 nm (16FFC) de TSMC. Rattaché au programme TSMC9000A, ce vaste portefeuille de blocs IP permet de réaliser une multitude d’applications : info-divertissement embarqué, électronique dans l’habitacle, sous-systèmes de vision, réduction de bruit numérique, et sous-systèmes pour solutions avancées d’aide à la conduite (ADAS).
13th September 2017


Conception électroniques (CAO) documents


Sign up to view our publications

Sign up

Sign up to view our downloads

Sign up

World Electronics Forum 2017
24th October 2017
France Angers
RF & Microwave 2018
21st March 2018
France Paris expo Porte de Versailles